Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
MULTILAYERED CAPACITOR
일 실시예에 따른 적층형 커패시터는, 제1 방향으로 적층되는 유전체층 및 상기 유전체층을 사이에 두고 서로 이격되어 교번하여 적층되는제1 내부 전극 및 제2 내부 전극을 포함하는 커패시터 바디, 및 상기 커패시터 바디의 상기 제1 방향과 수직한 제2 방향으로 대향하는 제1 면 및 제2 면에 각각 배치되어 상기 제1 내부 전극 및 제2 내부 전극과 각각 접속되는 제1 및 제2 외부 전극을 포함하고, 상기 제1 내부 전극은 상기 커패시터 바디의 상기 제1 면으로부터 0.5μm 내지 5μm 돌출되는 제1 단부를 포함하며, 상기 제2 내부 전극은 상기 커패시터 바디의 상기 제2 면으로부터 0.5μm 내지 5μm 돌출되는 제2 단부를 포함한다.
A multilayer capacitor (100), comprising a capacitor body (110) comprising a first internal electrode (121) and a second internal electrode (122) alternately stacked while being spaced apart from each other, and a dielectric layer (111) interposing the first internal electrode (121) and the second internal electrode (122), wherein:- the first internal electrode (121), the second internal electrode (122), and the dielectric layer (113) are stacked in a first direction (X), and the capacitor body (110) includes a first surface and a second surface facing the first surface in a second direction (Z) perpendicular to the first direction (X), and first and second external electrodes (130, 140) connected to the first internal electrode (121) and the second internal electrode (122), respectively, and the first and second external electrodes (130, 140) are disposed on the first surface and the second surface, respectively, wherein:- the first internal electrode (121) comprises a first end portion protruding from the first surface by 0.5 µm to 5 µm, and wherein:- the second internal electrode (122) comprises a second end portion protruding from the second surface by 0.5 µm to 5 µm.
MULTILAYERED CAPACITOR
일 실시예에 따른 적층형 커패시터는, 제1 방향으로 적층되는 유전체층 및 상기 유전체층을 사이에 두고 서로 이격되어 교번하여 적층되는제1 내부 전극 및 제2 내부 전극을 포함하는 커패시터 바디, 및 상기 커패시터 바디의 상기 제1 방향과 수직한 제2 방향으로 대향하는 제1 면 및 제2 면에 각각 배치되어 상기 제1 내부 전극 및 제2 내부 전극과 각각 접속되는 제1 및 제2 외부 전극을 포함하고, 상기 제1 내부 전극은 상기 커패시터 바디의 상기 제1 면으로부터 0.5μm 내지 5μm 돌출되는 제1 단부를 포함하며, 상기 제2 내부 전극은 상기 커패시터 바디의 상기 제2 면으로부터 0.5μm 내지 5μm 돌출되는 제2 단부를 포함한다.
A multilayer capacitor (100), comprising a capacitor body (110) comprising a first internal electrode (121) and a second internal electrode (122) alternately stacked while being spaced apart from each other, and a dielectric layer (111) interposing the first internal electrode (121) and the second internal electrode (122), wherein:- the first internal electrode (121), the second internal electrode (122), and the dielectric layer (113) are stacked in a first direction (X), and the capacitor body (110) includes a first surface and a second surface facing the first surface in a second direction (Z) perpendicular to the first direction (X), and first and second external electrodes (130, 140) connected to the first internal electrode (121) and the second internal electrode (122), respectively, and the first and second external electrodes (130, 140) are disposed on the first surface and the second surface, respectively, wherein:- the first internal electrode (121) comprises a first end portion protruding from the first surface by 0.5 µm to 5 µm, and wherein:- the second internal electrode (122) comprises a second end portion protruding from the second surface by 0.5 µm to 5 µm.
MULTILAYERED CAPACITOR
적층형 커패시터
LEE TAEKJUNG (Autor:in) / OH BEOMSEOCK (Autor:in) / LEE HOJUN (Autor:in) / KIM HYUNTAEK (Autor:in) / KIM OKNAM (Autor:in) / KANG SUNGHYUNG (Autor:in)
14.10.2024
Patent
Elektronische Ressource
Koreanisch