Scaling Transistors into the Deep-Submicron Regime: Fid-Bau Portal

Scaling Transistors into the Deep-Submicron Regime

Packan, P. A.

Zugriff

Zugriff über TIB

Verfügbarkeit in meiner Bibliothek prüfen

Bestellung bei Subito €

Seitennavigation

Dokumentinformationen

Ähnliche Titel

Exportieren, teilen und zitieren

Scaling Transistors into the Deep-Submicron Regime

Packan, P. A.

Scaling Transistors into the Deep-Submicron Regime

Packan, P. A.

Zugriff

Zugriff über TIB

Verfügbarkeit in meiner Bibliothek prüfen

Bestellung bei Subito €

Seitennavigation

Dokumentinformationen

Ähnliche Titel

Exportieren, teilen und zitieren

Dokumentinformationen

Titel:

Scaling Transistors into the Deep-Submicron Regime

Beteiligte:

Packan, P. A. (Autor:in)

Erschienen in:

MRS BULLETIN- MATERIALS RESEARCH SOCIETY ; 25 ; 18-21

Erscheinungsdatum:

01.01.2000

Format / Umfang:

4 pages

ISSN:

0883-7694

Medientyp:

Aufsatz (Zeitschrift)

Format:

Sprache:

Englisch

Klassifikation:

DDC: 620.11

Cubaynes, F. N. / Stolk, P. A. / Verhoeven, J. et al. | British Library Online Contents | 2001

Scaling organic transistors: materials and design

Paasch, G. / Scheinert, S. | British Library Online Contents | 2004

Copper Metallization Technology for Deep Submicron ULSIs

Arita, Y. / Awaya, N. / Ohno, K. et al. | British Library Online Contents | 1994

Impact of Single-Event Upsets in Deep-Submicron Silicon Technology

Baumann, R. | British Library Online Contents | 2003

Grain refinement to submicron regime in multiaxial forged Mg-2Zn-2Gd alloy and relationship to mechanical properties

Trivedi, P. / Nune, K. C. / Misra, R. D. et al. | British Library Online Contents | 2016

Nach oben