Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
CHIP VARISTOR, AND PREPARATION METHOD THEREFOR AND USE THEREOF
A chip varistor, and a preparation method therefor and the use thereof. The preparation method comprises the steps of: preparing an additive of Bi2O3, Sb2O3, MnO2, Cr2O3, Co2O3, H3BO3, Zn3(PO4)2·4H2O, Nb2O5, AgNO3 and Al(NO3)3·9H2O at a molar ratio of (1.0-2.0) : (1.0-2.0) : (0.4-0.8) : (0.4-0.8) : (0.4-0.8) : (1.0-2.0) : (0.8-1.6) : (0.2-0.8) : (0.01-0.05) : (0.02-0.08); and mixing same with a principal crystalline phase material, a solvent and an auxiliary agent to prepare the chip varistor. By reducing the sintering temperature and adjusting the ratio of the additive to the principal crystalline phase material, resistors with different potential gradients, including a low potential gradient, a medium potential gradient and a high potential gradient, can be prepared, and the preparation is simple and efficient.
Une varistance à puce, son procédé de préparation et son utilisation. Le procédé de préparation comprend les étapes consistant à : préparer un additif de Bi2O3, Sb2O3, MnO2, Cr2O3, Co2O3, H3BO3, Zn3(PO4)2·4H2O, Nb2O5, AgNO3 et Al(NO3)3·9H2O à un rapport molaire de (1,0-2,0) : (1.0-2,0) : (0,4-0,8) : (0,4-0,8) : (0,4-0,8) : (1.0-2,0) : (0.8-1,6) : (0,2-0,8) : (0,01-0,05) : (0,02-0,08) ; et mélanger celui-ci avec un matériau de phase cristalline principale, un solvant et un agent auxiliaire pour préparer la varistance à puce. En réduisant la température de frittage et en ajustant le rapport de l'additif au matériau de phase cristalline principale, des résistances ayant différents gradients de potentiel, comprenant un gradient de potentiel faible, un gradient de potentiel moyen et un gradient de potentiel élevé, peuvent être préparées, et la préparation est simple et efficace.
一种片式压敏电阻器及制备方法和应用。包括步骤：制备摩尔比为(1.0～2.0):(1.0～2.0):(0.4～0.8):(0.4～0.8):(0.4～0.8):(1.0～2.0):(0.8～1.6):(0.2～0.8):(0.01～0.05):(0.02～0.08)的Bi2O3、Sb2O3、MnO2、Cr2O3、Co2O3、H3BO3、Zn3(PO4)2·4H2O、Nb2O5、AgNO3和Al(NO3)3·9H2O的添加剂；与主晶相材料、溶剂和助剂混合后制成片式压敏电阻器。降低烧结温度，调整添加剂与主晶相材料的配比，能分别制备低中高不同电位梯度电阻器，简单高效。
CHIP VARISTOR, AND PREPARATION METHOD THEREFOR AND USE THEREOF
A chip varistor, and a preparation method therefor and the use thereof. The preparation method comprises the steps of: preparing an additive of Bi2O3, Sb2O3, MnO2, Cr2O3, Co2O3, H3BO3, Zn3(PO4)2·4H2O, Nb2O5, AgNO3 and Al(NO3)3·9H2O at a molar ratio of (1.0-2.0) : (1.0-2.0) : (0.4-0.8) : (0.4-0.8) : (0.4-0.8) : (1.0-2.0) : (0.8-1.6) : (0.2-0.8) : (0.01-0.05) : (0.02-0.08); and mixing same with a principal crystalline phase material, a solvent and an auxiliary agent to prepare the chip varistor. By reducing the sintering temperature and adjusting the ratio of the additive to the principal crystalline phase material, resistors with different potential gradients, including a low potential gradient, a medium potential gradient and a high potential gradient, can be prepared, and the preparation is simple and efficient.
Une varistance à puce, son procédé de préparation et son utilisation. Le procédé de préparation comprend les étapes consistant à : préparer un additif de Bi2O3, Sb2O3, MnO2, Cr2O3, Co2O3, H3BO3, Zn3(PO4)2·4H2O, Nb2O5, AgNO3 et Al(NO3)3·9H2O à un rapport molaire de (1,0-2,0) : (1.0-2,0) : (0,4-0,8) : (0,4-0,8) : (0,4-0,8) : (1.0-2,0) : (0.8-1,6) : (0,2-0,8) : (0,01-0,05) : (0,02-0,08) ; et mélanger celui-ci avec un matériau de phase cristalline principale, un solvant et un agent auxiliaire pour préparer la varistance à puce. En réduisant la température de frittage et en ajustant le rapport de l'additif au matériau de phase cristalline principale, des résistances ayant différents gradients de potentiel, comprenant un gradient de potentiel faible, un gradient de potentiel moyen et un gradient de potentiel élevé, peuvent être préparées, et la préparation est simple et efficace.
一种片式压敏电阻器及制备方法和应用。包括步骤：制备摩尔比为(1.0～2.0):(1.0～2.0):(0.4～0.8):(0.4～0.8):(0.4～0.8):(1.0～2.0):(0.8～1.6):(0.2～0.8):(0.01～0.05):(0.02～0.08)的Bi2O3、Sb2O3、MnO2、Cr2O3、Co2O3、H3BO3、Zn3(PO4)2·4H2O、Nb2O5、AgNO3和Al(NO3)3·9H2O的添加剂；与主晶相材料、溶剂和助剂混合后制成片式压敏电阻器。降低烧结温度，调整添加剂与主晶相材料的配比，能分别制备低中高不同电位梯度电阻器，简单高效。
CHIP VARISTOR, AND PREPARATION METHOD THEREFOR AND USE THEREOF
VARISTANCE À PUCE, SON PROCÉDÉ DE PRÉPARATION ET SON UTILISATION
片式压敏电阻器及其制备方法和应用
SU CAINENG (Autor:in) / LIU JICHAO (Autor:in) / XIAO QIAN (Autor:in) / LIN YAMEI (Autor:in) / CHEN YINGLING (Autor:in) / LI YAOKUN (Autor:in)
04.01.2024
Patent
Elektronische Ressource
Chinesisch
Chip varistor ceramic powder, chip varistor preparation method and product
| Europäisches Patentamt | 2020
DIRECT-CURRENT LOW-RESIDUAL-VOLTAGE VARISTOR AND PREPARATION METHOD THEREFOR
| Europäisches Patentamt | 2024
Molding aid of ZnO varistor, ZnO varistor and preparation method of ZnO varistor
| Europäisches Patentamt | 2024