A platform for research: civil engineering, architecture and urbanism
A platform for research: civil engineering, architecture and urbanism
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATION METHODS THEREOF
Three-dimensional (3D) memory devices having a memory layer that confines electron transportation and methods for forming the same are disclosed. A method for forming a 3D memory device includes the following operations. An initial channel hole (203) in a structure (202) is formed. The structure (202) includes a plurality of first layers (2021) and a plurality of second layers (2022) alternately arranged over a substrate (201). An offset between a side surface of each one of the plurality of first layers (2021) and a side surface of each one of the plurality of second layers (2022) can be formed on a sidewall of the initial channel hole (203) to form a channel hole (213). The channel hole (213) with a channel-forming structure can be formed to form a semiconductor channel (22). The channel-forming structure can include a memory layer (222) extending along a vertical direction. The plurality of second layers (2022) can then be replaced with a plurality of gate electrodes (242).
L'invention concerne des dispositifs de mémoire tridimensionnels (3D) ayant une couche de mémoire qui confine le transport d'électrons et des procédés de formation de ceux-ci. L'invention concerne un procédé de formation d'un dispositif de mémoire 3D comprenant les opérations suivantes. Un trou de canal initial (203) dans une structure (202) est formé. La structure (202) comprend une pluralité de premières couches (2021) et une pluralité de secondes couches (2022) disposées en alternance sur un substrat (201). Un décalage entre une surface latérale de chacune de la pluralité de premières couches (2021) et une surface latérale de chacune de la pluralité de secondes couches (2022) peut être formé sur une paroi latérale du trou de canal initial (203) pour former un trou de canal (213). Le trou de canal (213) avec une structure de formation de canal peut être formé pour former un canal semi-conducteur (22). La structure de formation de canal peut comprendre une couche de mémoire (222) s'étendant le long d'une direction verticale. La pluralité de secondes couches (2022) peut ensuite être remplacée par une pluralité d'électrodes de grille (242).
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATION METHODS THEREOF
Three-dimensional (3D) memory devices having a memory layer that confines electron transportation and methods for forming the same are disclosed. A method for forming a 3D memory device includes the following operations. An initial channel hole (203) in a structure (202) is formed. The structure (202) includes a plurality of first layers (2021) and a plurality of second layers (2022) alternately arranged over a substrate (201). An offset between a side surface of each one of the plurality of first layers (2021) and a side surface of each one of the plurality of second layers (2022) can be formed on a sidewall of the initial channel hole (203) to form a channel hole (213). The channel hole (213) with a channel-forming structure can be formed to form a semiconductor channel (22). The channel-forming structure can include a memory layer (222) extending along a vertical direction. The plurality of second layers (2022) can then be replaced with a plurality of gate electrodes (242).
L'invention concerne des dispositifs de mémoire tridimensionnels (3D) ayant une couche de mémoire qui confine le transport d'électrons et des procédés de formation de ceux-ci. L'invention concerne un procédé de formation d'un dispositif de mémoire 3D comprenant les opérations suivantes. Un trou de canal initial (203) dans une structure (202) est formé. La structure (202) comprend une pluralité de premières couches (2021) et une pluralité de secondes couches (2022) disposées en alternance sur un substrat (201). Un décalage entre une surface latérale de chacune de la pluralité de premières couches (2021) et une surface latérale de chacune de la pluralité de secondes couches (2022) peut être formé sur une paroi latérale du trou de canal initial (203) pour former un trou de canal (213). Le trou de canal (213) avec une structure de formation de canal peut être formé pour former un canal semi-conducteur (22). La structure de formation de canal peut comprendre une couche de mémoire (222) s'étendant le long d'une direction verticale. La pluralité de secondes couches (2022) peut ensuite être remplacée par une pluralité d'électrodes de grille (242).
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATION METHODS THEREOF
DISPOSITIFS DE MÉMOIRE TRIDIMENSIONNELS ET LEURS PROCÉDÉS DE FABRICATION
LIU JUN (author) / XIAO LI HONG (author)
2020-05-28
Patent
Electronic Resource
English
IPC:
H10B
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATION METHODS THEREOF
| European Patent Office | 2020
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATION METHODS THEREOF
| European Patent Office | 2020
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATION METHODS THEREOF
| European Patent Office | 2020
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATING METHODS THEREOF
| European Patent Office | 2019
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATING METHODS THEREOF
| European Patent Office | 2019