Fachinformationsdienst BAUdigital

Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik

    Temperature scaling for 35nm gate length high-performance CMOS

    Neue Suche nach: Feudel, T.
    Neue Suche nach: Horstmann, M.
    Neue Suche nach: Gerhardt, M.
    Neue Suche nach: Herden, M.
    Neue Suche nach: Herrmann, L.
    Neue Suche nach: Gehre, D.
    Neue Suche nach: Krueger, C.
    Neue Suche nach: Greenlaw, D.
    Neue Suche nach: Raab, M.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Temperature scaling for 35nm gate length high-performance CMOS

    Neue Suche nach: Feudel, T.
    Neue Suche nach: Horstmann, M.
    Neue Suche nach: Gerhardt, M.
    Neue Suche nach: Herden, M.
    Neue Suche nach: Herrmann, L.
    Neue Suche nach: Gehre, D.
    Neue Suche nach: Krueger, C.
    Neue Suche nach: Greenlaw, D.
    Neue Suche nach: Raab, M.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Temperature scaling for 35nm gate length high-performance CMOS

    Neue Suche nach: Feudel, T.
    Neue Suche nach: Horstmann, M.
    Neue Suche nach: Gerhardt, M.
    Neue Suche nach: Herden, M.
    Neue Suche nach: Herrmann, L.
    Neue Suche nach: Gehre, D.
    Neue Suche nach: Krueger, C.
    Neue Suche nach: Greenlaw, D.
    Neue Suche nach: Raab, M.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Dokumentinformationen
    Titel:

    Temperature scaling for 35nm gate length high-performance CMOS

    Beteiligte:

    Feudel, T. (Autor:in) / Horstmann, M. (Autor:in) / Gerhardt, M. (Autor:in) / Herden, M. (Autor:in) / Herrmann, L. (Autor:in) / Gehre, D. (Autor:in) / Krueger, C. (Autor:in) / Greenlaw, D. (Autor:in) / Raab, M. (Autor:in)

    Erschienen in:

    MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING ; 7 ; 369-374

    Erscheinungsdatum:

    01.01.2004

    Format / Umfang:

    6 pages

    ISSN:

    1369-8001

    Medientyp:

    Aufsatz (Zeitschrift)

    Format:

    Print

    Sprache:

    Englisch

    Klassifikation:

    DDC:  621.38152

    © Metadata Copyright the British Library Board and other contributors. All rights reserved.

    Ähnliche Titel

    Scaling CMOS

    Brown, G. A. / Zeitzoff, P. M. / Bersuker, G. et al. | British Library Online Contents | 2004

    Strain scaling for CMOS

    Bedell, S.W. / Khakifirooz, A. / Sadana, D.K. | British Library Online Contents | 2014

    Sub-50nm gate length SOI transistor development for high performance microprocessors

    Horstmann, M. / Greenlaw, D. / Feudel, T. et al. | British Library Online Contents | 2004

    Nanotube electronics beyond the CMOS-scaling

    Xu, Jimmy | IEEE | 2006

    Nano-CMOS scaling: Novel devices and materials

    Meikei Ieong, | IEEE | 2006

    Nach oben