Fachinformationsdienst BAUdigital

Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik

    Minimization of Drain-to-Gate Interaction in a SiC JFET Inverter Using an External Gate-Source Capacitor

    Neue Suche nach: Berry, O.
    Neue Suche nach: Hamieh, Y.
    Neue Suche nach: Rael, S.
    Neue Suche nach: Meibody-Tabar, F.
    Neue Suche nach: Vieillard, S.
    Neue Suche nach: Bergogne, D.
    Neue Suche nach: Morel, H.
    Neue Suche nach: Bauer, A.J.
    Neue Suche nach: Friedrichs, P.
    Neue Suche nach: Krieger, M.
    Neue Suche nach: Pensl, G.
    Neue Suche nach: Rupp, R.
    Neue Suche nach: Seyller, T.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Minimization of Drain-to-Gate Interaction in a SiC JFET Inverter Using an External Gate-Source Capacitor

    Neue Suche nach: Berry, O.
    Neue Suche nach: Hamieh, Y.
    Neue Suche nach: Rael, S.
    Neue Suche nach: Meibody-Tabar, F.
    Neue Suche nach: Vieillard, S.
    Neue Suche nach: Bergogne, D.
    Neue Suche nach: Morel, H.
    Neue Suche nach: Bauer, A.J.
    Neue Suche nach: Friedrichs, P.
    Neue Suche nach: Krieger, M.
    Neue Suche nach: Pensl, G.
    Neue Suche nach: Rupp, R.
    Neue Suche nach: Seyller, T.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Minimization of Drain-to-Gate Interaction in a SiC JFET Inverter Using an External Gate-Source Capacitor

    Neue Suche nach: Berry, O.
    Neue Suche nach: Hamieh, Y.
    Neue Suche nach: Rael, S.
    Neue Suche nach: Meibody-Tabar, F.
    Neue Suche nach: Vieillard, S.
    Neue Suche nach: Bergogne, D.
    Neue Suche nach: Morel, H.
    Neue Suche nach: Bauer, A.J.
    Neue Suche nach: Friedrichs, P.
    Neue Suche nach: Krieger, M.
    Neue Suche nach: Pensl, G.
    Neue Suche nach: Rupp, R.
    Neue Suche nach: Seyller, T.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Dokumentinformationen
    Titel:

    Minimization of Drain-to-Gate Interaction in a SiC JFET Inverter Using an External Gate-Source Capacitor

    Beteiligte:

    Berry, O. (Autor:in) / Hamieh, Y. (Autor:in) / Rael, S. (Autor:in) / Meibody-Tabar, F. (Autor:in) / Vieillard, S. (Autor:in) / Bergogne, D. (Autor:in) / Morel, H. (Autor:in) / Bauer, A.J. / Friedrichs, P. / Krieger, M.

    Erschienen in:

    Silicon Carbide and Related Materials 2009 ; 957-960

    MATERIALS SCIENCE FORUM ; 645/648

    Erscheinungsdatum:

    01.01.2010

    Format / Umfang:

    4 pages

    ISSN:

    0255-5476

    Medientyp:

    Aufsatz (Zeitschrift)

    Format:

    Print

    Sprache:

    Englisch

    Klassifikation:

    DDC:  620.11

    © Metadata Copyright the British Library Board and other contributors. All rights reserved.

    Ähnliche Titel

    A 600V Deep-Implanted Gate Vertical JFET

    Mizukami, M. / Takikawa, O. / Murooka, M. et al. | British Library Online Contents | 2004

    Drain pipe gate

    LOPEZ JR RAYMOND S | Europäisches Patentamt | 2020

    Freier Zugriff

    DRAIN PIPE GATE

    LOPEZ JR RAYMOND S | Europäisches Patentamt | 2019

    Freier Zugriff

    DRAIN PIPE GATE

    LOPEZ RAYMOND S JR | Europäisches Patentamt | 2019

    Freier Zugriff

    Numerical simulation of implanted top-gate 6H-SiC JFET characteristics

    Lades, M. / Berz, D. / Schmid, U. et al. | British Library Online Contents | 1999

    Nach oben