Fachinformationsdienst BAUdigital

Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik

    Improvement of electrical performance in junctionless nanowire TFET using hetero-gate-dielectric

    Neue Suche nach: Rahimian, Morteza
    Neue Suche nach: Fathipour, Morteza

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Improvement of electrical performance in junctionless nanowire TFET using hetero-gate-dielectric

    Neue Suche nach: Rahimian, Morteza
    Neue Suche nach: Fathipour, Morteza

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Improvement of electrical performance in junctionless nanowire TFET using hetero-gate-dielectric

    Neue Suche nach: Rahimian, Morteza
    Neue Suche nach: Fathipour, Morteza

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Dokumentinformationen
    Titel:

    Improvement of electrical performance in junctionless nanowire TFET using hetero-gate-dielectric

    Beteiligte:

    Rahimian, Morteza (Autor:in) / Fathipour, Morteza (Autor:in)

    Erschienen in:

    Materials science in semiconductor processing ; 63 ; 142-152

    Erscheinungsdatum:

    01.01.2017

    Format / Umfang:

    11 pages

    ISSN:

    1369-8001

    Medientyp:

    Aufsatz (Zeitschrift)

    Format:

    Print

    Sprache:

    Englisch

    Klassifikation:

    DDC:  621.38152

    © Metadata Copyright the British Library Board and other contributors. All rights reserved.

    Ähnliche Titel

    Optimization of nanometer bulk junctionless Trigate FET using gate and isolation dielectric engineering

    Scarlet, S. Priscilla / Srinivasan, R. | British Library Online Contents | 2018

    Modeling of gate underlap junctionless double gate MOSFET as bio-sensor

    Narang, Rakhi / Saxena, Manoj / Gupta, Mridula | British Library Online Contents | 2017

    Modeling of gate underlap junctionless double gate MOSFET as bio-sensor

    Narang, Rakhi / Saxena, Manoj / Gupta, Mridula | British Library Online Contents | 2017

    Modeling of gate underlap junctionless double gate MOSFET as bio-sensor

    Narang, Rakhi / Saxena, Manoj / Gupta, Mridula | British Library Online Contents | 2017

    Tunneling path based analytical drain current model for double gate Tunnel FET (DG-TFET)

    Sahoo, S. / Panda, S. / Mishra, G. P. et al. | IEEE | 2016

    Nach oben