A platform for research: civil engineering, architecture and urbanism
A platform for research: civil engineering, architecture and urbanism
Verbundkeramik für eine Leiterplatte und Verfahren zu deren Herstellung
Verbundkeramik (10) für eine Leiterplatte, umfassend- eine Kernschicht (1) aus einem ersten Keramikwerkstoff und- eine Deckschicht (2) aus einem zweiten Keramikwerkstoff zum Bedecken der Kernschicht (1), wobei die Deckschicht (2) unmittelbar stoffschlüssig an die Kernschicht (1) angebunden ist und ein Verhältnis einer Deckschichtdicke (DD1) zu einer Kernschichtdicke (DP) einen Wert kleiner als 1, bevorzugt kleiner als 0,5 und besonders bevorzugt kleiner als 0,2 annimmt.
A method of making a power electronic substrate, including directly depositing a ceramic, electrically insulating layer (2) onto a first side of a first electrically conductive layer (1) at a temperature of less than 500C, preferably less than 100C, and more preferably at 18 to 27C, optionally wherein the first electrically conductive layer (1) is a flat electrically conductive layer, optionally depositing or attaching a second electrically conductive layer (4) on a side of the deposited ceramic, electrically insulating layer (2) opposite the first electrically conductive layer (1), optionally patterning the first electrically conductive layer (1) into circuit traces, and optionally mounting one or more power electronic components on the first electrically conductive layer (1), the second electrically conductive layer (4), or both the first and second electrically conductive layers (1), (4).
Verbundkeramik für eine Leiterplatte und Verfahren zu deren Herstellung
Verbundkeramik (10) für eine Leiterplatte, umfassend- eine Kernschicht (1) aus einem ersten Keramikwerkstoff und- eine Deckschicht (2) aus einem zweiten Keramikwerkstoff zum Bedecken der Kernschicht (1), wobei die Deckschicht (2) unmittelbar stoffschlüssig an die Kernschicht (1) angebunden ist und ein Verhältnis einer Deckschichtdicke (DD1) zu einer Kernschichtdicke (DP) einen Wert kleiner als 1, bevorzugt kleiner als 0,5 und besonders bevorzugt kleiner als 0,2 annimmt.
A method of making a power electronic substrate, including directly depositing a ceramic, electrically insulating layer (2) onto a first side of a first electrically conductive layer (1) at a temperature of less than 500C, preferably less than 100C, and more preferably at 18 to 27C, optionally wherein the first electrically conductive layer (1) is a flat electrically conductive layer, optionally depositing or attaching a second electrically conductive layer (4) on a side of the deposited ceramic, electrically insulating layer (2) opposite the first electrically conductive layer (1), optionally patterning the first electrically conductive layer (1) into circuit traces, and optionally mounting one or more power electronic components on the first electrically conductive layer (1), the second electrically conductive layer (4), or both the first and second electrically conductive layers (1), (4).
Verbundkeramik für eine Leiterplatte und Verfahren zu deren Herstellung
MEYER ANDREAS (author) / BRITTING STEFAN (author) / SCHMIDT KARSTEN (author)
2019-08-01
Patent
Electronic Resource
German
IPC:
C04B
Kalk
,
LIME
/
B32B
LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
,
Schichtkörper, d.h. aus Ebenen oder gewölbten Schichten, z.B. mit zell- oder wabenförmiger Form, aufgebaute Erzeugnisse
/
H01L
Halbleiterbauelemente
,
SEMICONDUCTOR DEVICES
VERBUNDKERAMIK FÜR EINE LEITERPLATTE UND VERFAHREN ZU DEREN HERSTELLUNG
| European Patent Office | 2019
| European Patent Office | 2022
VERBUNDKERAMIK FÜR EINE LEITERPLATTE UND VERFAHREN ZU DEREN HERSTELLUNG
| European Patent Office | 2020
Siliciumnitrid-Pulver und -Sinterkörper sowie Verfahren zu deren Herstellung und Leiterplatte damit
| European Patent Office | 2015
Keramische Leiterplatte und Verfahren zur Herstellung der selben
| European Patent Office | 2017