A platform for research: civil engineering, architecture and urbanism
A platform for research: civil engineering, architecture and urbanism
CERAMIC SUBSTRATE, CERAMIC CIRCUIT SUBSTRATE, AND SEMICONDUCTOR DEVICE
A ceramic substrate according to one embodiment is characterized in that the ratio A/B of an arc discharge voltage A to a dielectric breakdown voltage B is at least 0.3, in a case where a 50 Hz or 60 Hz alternating-current voltage is applied between the front surface and the rear surface of the ceramic substrate at a voltage rise speed of 200 V/s, and the arc discharge voltage A (kV) obtained by detecting an arc discharge is measured and the dielectric breakdown voltage B (kV) between the front surface and the rear surface is measured in accordance with IEC 672-2. In any cross-section of the ceramic substrate, it is preferable that there be a 90 μｍ × 120 μm region in which the number of first voids having a surface area of less than 1 μm2 is within the range of 30 to 500, and the number of second voids having a surface area of at least 1 μm2 is within the range of 0 to 30.
Selon un mode de réalisation, la présente invention concerne un substrat céramique caractérisé en ce que le rapport A/B d'une tension de décharge d'arc A à une tension de claquage diélectrique B est d'au moins 0,3, dans un cas où une tension alternative à 50 Hz ou 60 Hz est appliquée entre la surface avant et la surface arrière du substrat céramique à une vitesse d'augmentation de tension de 200 V/s, et la tension de décharge d'arc A (kV) obtenue par détection d'une décharge d'arc est mesurée et la tension de claquage diélectrique B (kV) entre la surface avant et la surface arrière est mesurée conformément à la norme CEI 672-2. Dans n'importe quelle section transversale du substrat céramique, il est préférable qu'il y ait une région de 90 µm × 120 µm dans laquelle le nombre de premiers vides ayant une surface inférieure à 1 µm2 est dans la plage de 30 à 500, et le nombre de deuxièmes vides ayant une surface d'au moins 1 µm2 est dans la plage de 0 à 30.
実施形態に係るセラミックス基板は、５０Ｈｚまたは６０Ｈｚの交流電圧を、昇圧速度２００Ｖ／ｓで表面と裏面の間に印加して、アーク放電が検出されたときのアーク放電電圧Ａ（ｋＶ）を測定し、ＩＥＣ６７２－２にしたがって前記表面と前記裏面の間の絶縁破壊電圧Ｂ（ｋＶ）を測定した場合に、絶縁破壊電圧Ｂに対するアーク放電電圧Ａの比Ａ／Ｂが０．３以上であることを特徴とする。前記セラミックス基板について、任意の断面において、面積１μｍ２未満である第１ボイドの数が３０以上５００以下の範囲内であり、且つ面積１μｍ２以上である第２ボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在することが好ましい。
CERAMIC SUBSTRATE, CERAMIC CIRCUIT SUBSTRATE, AND SEMICONDUCTOR DEVICE
A ceramic substrate according to one embodiment is characterized in that the ratio A/B of an arc discharge voltage A to a dielectric breakdown voltage B is at least 0.3, in a case where a 50 Hz or 60 Hz alternating-current voltage is applied between the front surface and the rear surface of the ceramic substrate at a voltage rise speed of 200 V/s, and the arc discharge voltage A (kV) obtained by detecting an arc discharge is measured and the dielectric breakdown voltage B (kV) between the front surface and the rear surface is measured in accordance with IEC 672-2. In any cross-section of the ceramic substrate, it is preferable that there be a 90 μｍ × 120 μm region in which the number of first voids having a surface area of less than 1 μm2 is within the range of 30 to 500, and the number of second voids having a surface area of at least 1 μm2 is within the range of 0 to 30.
Selon un mode de réalisation, la présente invention concerne un substrat céramique caractérisé en ce que le rapport A/B d'une tension de décharge d'arc A à une tension de claquage diélectrique B est d'au moins 0,3, dans un cas où une tension alternative à 50 Hz ou 60 Hz est appliquée entre la surface avant et la surface arrière du substrat céramique à une vitesse d'augmentation de tension de 200 V/s, et la tension de décharge d'arc A (kV) obtenue par détection d'une décharge d'arc est mesurée et la tension de claquage diélectrique B (kV) entre la surface avant et la surface arrière est mesurée conformément à la norme CEI 672-2. Dans n'importe quelle section transversale du substrat céramique, il est préférable qu'il y ait une région de 90 µm × 120 µm dans laquelle le nombre de premiers vides ayant une surface inférieure à 1 µm2 est dans la plage de 30 à 500, et le nombre de deuxièmes vides ayant une surface d'au moins 1 µm2 est dans la plage de 0 à 30.
実施形態に係るセラミックス基板は、５０Ｈｚまたは６０Ｈｚの交流電圧を、昇圧速度２００Ｖ／ｓで表面と裏面の間に印加して、アーク放電が検出されたときのアーク放電電圧Ａ（ｋＶ）を測定し、ＩＥＣ６７２－２にしたがって前記表面と前記裏面の間の絶縁破壊電圧Ｂ（ｋＶ）を測定した場合に、絶縁破壊電圧Ｂに対するアーク放電電圧Ａの比Ａ／Ｂが０．３以上であることを特徴とする。前記セラミックス基板について、任意の断面において、面積１μｍ２未満である第１ボイドの数が３０以上５００以下の範囲内であり、且つ面積１μｍ２以上である第２ボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在することが好ましい。
CERAMIC SUBSTRATE, CERAMIC CIRCUIT SUBSTRATE, AND SEMICONDUCTOR DEVICE
SUBSTRAT CÉRAMIQUE, SUBSTRAT DE CIRCUIT CÉRAMIQUE ET DISPOSITIF À SEMI-CONDUCTEUR
セラミックス基板、セラミックス回路基板、および半導体装置
YAMAGATA YOSHIHITO (author) / AOKI KATSUYUKI (author)
2024-03-28
Patent
Electronic Resource
Japanese
| European Patent Office | 2024
Ceramic circuit substrate and method for producing ceramic circuit substrate
| European Patent Office | 2019
BONDED BODY, CERAMIC CIRCUIT SUBSTRATE, AND SEMICONDUCTOR DEVICE
| European Patent Office | 2022
CERAMIC CIRCUIT SUBSTRATE AND METHOD FOR PRODUCING CERAMIC CIRCUIT SUBSTRATE
| European Patent Office | 2024
BONDED BODY, CERAMIC CIRCUIT SUBSTRATE, AND SEMICONDUCTOR DEVICE
| European Patent Office | 2023