Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
Embodiments of 3D memory devices and methods for forming the same are disclosed. In an example, a method for forming a 3D memory device is disclosed. A sacrificial layer on a substrate, a first stop layer on the sacrificial layer, a P-type doped semiconductor layer having an N-well on the first stop layer, and a dielectric stack on the P-type doped semiconductor layer are sequentially formed. A plurality of channel structures each extending vertically through the dielectric stack and the P-type doped semiconductor layer are formed, stopping at the first stop layer. The dielectric stack is replaced with a memory stack, such that each of the plurality of channel structures extends vertically through the memory stack and the P-type doped semiconductor layer. The substrate, the sacrificial layer, and the first stop layer are sequentially removed to expose an end of each of the plurality of channel structures. A conductive layer is formed in contact with the ends of the plurality of channel structures.
Des modes de réalisation de dispositifs de mémoire 3D et de procédés pour les former sont divulgués. Dans un exemple, un procédé de formation d'un dispositif de mémoire 3D est divulgué. Une couche sacrificielle sur un substrat, une première couche d'arrêt sur la couche sacrificielle, une couche semiconductrice dopée de type P ayant un puits N sur la première couche d'arrêt, et une pile diélectrique sur la couche semiconductrice dopée de type P sont formées successivement. Une pluralité de structures de canal s'étendant chacune verticalement à travers la pile diélectrique et la couche semiconductrice dopée de type N sont formées, s'arrêtant au niveau de la première couche d'arrêt. La pile diélectrique est remplacée par une pile de mémoire, de telle sorte que chaque structure de la pluralité de structures de canal s'étend verticalement à travers la pile de mémoire et la couche semiconductrice dopée de type P. Le substrat, la couche sacrificielle et la première couche d'arrêt sont séquentiellement retirés pour exposer une extrémité de chaque structure de la pluralité de structures de canal. Une couche conductrice est formée en contact avec les extrémités de la pluralité de structures de canal.
Embodiments of 3D memory devices and methods for forming the same are disclosed. In an example, a method for forming a 3D memory device is disclosed. A sacrificial layer on a substrate, a first stop layer on the sacrificial layer, a P-type doped semiconductor layer having an N-well on the first stop layer, and a dielectric stack on the P-type doped semiconductor layer are sequentially formed. A plurality of channel structures each extending vertically through the dielectric stack and the P-type doped semiconductor layer are formed, stopping at the first stop layer. The dielectric stack is replaced with a memory stack, such that each of the plurality of channel structures extends vertically through the memory stack and the P-type doped semiconductor layer. The substrate, the sacrificial layer, and the first stop layer are sequentially removed to expose an end of each of the plurality of channel structures. A conductive layer is formed in contact with the ends of the plurality of channel structures.
Des modes de réalisation de dispositifs de mémoire 3D et de procédés pour les former sont divulgués. Dans un exemple, un procédé de formation d'un dispositif de mémoire 3D est divulgué. Une couche sacrificielle sur un substrat, une première couche d'arrêt sur la couche sacrificielle, une couche semiconductrice dopée de type P ayant un puits N sur la première couche d'arrêt, et une pile diélectrique sur la couche semiconductrice dopée de type P sont formées successivement. Une pluralité de structures de canal s'étendant chacune verticalement à travers la pile diélectrique et la couche semiconductrice dopée de type N sont formées, s'arrêtant au niveau de la première couche d'arrêt. La pile diélectrique est remplacée par une pile de mémoire, de telle sorte que chaque structure de la pluralité de structures de canal s'étend verticalement à travers la pile de mémoire et la couche semiconductrice dopée de type P. Le substrat, la couche sacrificielle et la première couche d'arrêt sont séquentiellement retirés pour exposer une extrémité de chaque structure de la pluralité de structures de canal. Une couche conductrice est formée en contact avec les extrémités de la pluralité de structures de canal.
METHODS FOR FORMING THREE-DIMENSIONAL MEMORY DEVICES
PROCÉDÉS DE FORMATION DE DISPOSITIFS DE MÉMOIRE TRIDIMENSIONNELS
ZHANG KUN (Autor:in)
02.12.2021
Patent
Elektronische Ressource
Englisch
IPC:
H10B
THREE-DIMENSIONAL MEMORY DEVICES AND METHODS FOR FORMING THEREOF
| Europäisches Patentamt | 2023
THREE-DIMENSIONAL MEMORY DEVICES AND METHODS FOR FORMING THE SAME
| Europäisches Patentamt | 2023
THREE-DIMENSIONAL MEMORY DEVICES AND METHODS FOR FORMING THE SAME
| Europäisches Patentamt | 2023
METHODS FOR FORMING CHANNEL STRUCTURES IN THREE-DIMENSIONAL MEMORY DEVICES
| Europäisches Patentamt | 2021