Fachinformationsdienst BAUdigital

Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik

    Gate length scaling trends of drive current enhancement in CMOSFETs with dual stress overlayers and embedded-SiGe

    Neue Suche nach: Flachowsky, S.
    Neue Suche nach: Wei, A.
    Neue Suche nach: Herrmann, T.
    Neue Suche nach: Illgen, R.
    Neue Suche nach: Horstmann, M.
    Neue Suche nach: Richter, R.
    Neue Suche nach: Salz, H.
    Neue Suche nach: Klix, W.
    Neue Suche nach: Stenzel, R.

    Zugriff

    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €
    Zugriff über TIB

    Zugriff

    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €
    Zugriff über TIB

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Gate length scaling trends of drive current enhancement in CMOSFETs with dual stress overlayers and embedded-SiGe

    Neue Suche nach: Flachowsky, S.
    Neue Suche nach: Wei, A.
    Neue Suche nach: Herrmann, T.
    Neue Suche nach: Illgen, R.
    Neue Suche nach: Horstmann, M.
    Neue Suche nach: Richter, R.
    Neue Suche nach: Salz, H.
    Neue Suche nach: Klix, W.
    Neue Suche nach: Stenzel, R.

    Zugriff

    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €
    Zugriff über TIB

    Gate length scaling trends of drive current enhancement in CMOSFETs with dual stress overlayers and embedded-SiGe

    Neue Suche nach: Flachowsky, S.
    Neue Suche nach: Wei, A.
    Neue Suche nach: Herrmann, T.
    Neue Suche nach: Illgen, R.
    Neue Suche nach: Horstmann, M.
    Neue Suche nach: Richter, R.
    Neue Suche nach: Salz, H.
    Neue Suche nach: Klix, W.
    Neue Suche nach: Stenzel, R.

    Zugriff

    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €
    Zugriff über TIB

    Zugriff

    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €
    Zugriff über TIB

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Dokumentinformationen
    Titel:

    Gate length scaling trends of drive current enhancement in CMOSFETs with dual stress overlayers and embedded-SiGe

    Beteiligte:

    Flachowsky, S. ( Autor:in ) / Wei, A. ( Autor:in ) / Herrmann, T. ( Autor:in ) / Illgen, R. ( Autor:in ) / Horstmann, M. ( Autor:in ) / Richter, R. ( Autor:in ) / Salz, H. ( Autor:in ) / Klix, W. ( Autor:in ) / Stenzel, R. ( Autor:in )

    Erschienen in:

    MATERIALS SCIENCE AND ENGINEERING B ADVANCED FUNCTIONAL SOLID STATE MATERIALS ; 154-155 ; 98-101

    Erscheinungsdatum:

    01.01.2008

    Format / Umfang:

    4 pages

    ISSN:

    0921-5107

    Medientyp:

    Aufsatz (Zeitschrift)

    Format:

    Print

    Sprache:

    Englisch

    Klassifikation:

    DDC:  620.11

    © Metadata Copyright the British Library Board and other contributors. All rights reserved.

    Ähnliche Titel

    60nm gate-length Si/SiGe HEMT

    Kasamatsu, A. / Kasai, K. / Hikosaka, K. et al. | British Library Online Contents | 2004

    Temperature scaling for 35nm gate length high-performance CMOS

    Feudel, T. / Horstmann, M. / Gerhardt, M. et al. | British Library Online Contents | 2004

    Dynamics of Mismatched Overlayers

    Martini, K. M. / Burdick, S. / El-Batanouny, M. et al. | Springer Verlag | 1985

    Hard protective overlayers on viscoelastic-plastic substrates

    Gerberich, W. W. / Strojny, A. / Yoder, K. et al. | British Library Online Contents | 1999

    Lateral scaling challenges for SiGe NPN BiCMOS process integration

    U'Ren, G. D. | British Library Online Contents | 2005

    Nach oben