Fachinformationsdienst BAUdigital

Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik

    Calibration of Mobility and Interface Trap Parameters for High Temperature TCAD Simulation of 4H-SiC VDMOSFETs

    Neue Suche nach: Jaikumar, M.G.
    Neue Suche nach: Karmalkar, S.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Calibration of Mobility and Interface Trap Parameters for High Temperature TCAD Simulation of 4H-SiC VDMOSFETs

    Neue Suche nach: Jaikumar, M.G.
    Neue Suche nach: Karmalkar, S.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Calibration of Mobility and Interface Trap Parameters for High Temperature TCAD Simulation of 4H-SiC VDMOSFETs

    Neue Suche nach: Jaikumar, M.G.
    Neue Suche nach: Karmalkar, S.

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Dokumentinformationen
    Titel:

    Calibration of Mobility and Interface Trap Parameters for High Temperature TCAD Simulation of 4H-SiC VDMOSFETs

    Beteiligte:

    Jaikumar, M.G. (Autor:in) / Karmalkar, S. (Autor:in)

    Erschienen in:

    MATERIALS SCIENCE FORUM ; 717/720 ; 1101-1104

    Erscheinungsdatum:

    01.01.2012

    Format / Umfang:

    4 pages

    ISSN:

    0255-5476

    Medientyp:

    Aufsatz (Zeitschrift)

    Format:

    Print

    Sprache:

    Englisch

    Klassifikation:

    DDC:  620.11

    © Metadata Copyright the British Library Board and other contributors. All rights reserved.

    Ähnliche Titel

    Formation and passivation of interface traps in irradiated n-channel power VDMOSFETs during thermal annealing

    Pejovic, M. / Ristic, G. / Jaksic, A. | British Library Online Contents | 1997

    Comparison between post-irradiation annealing and post-high electric field stress annealing of n-channel power VDMOSFETs

    Ristic, G. S. / Pejovic, M. M. / Jaksic, A. B. | British Library Online Contents | 2003

    Defect behaviors in n-channel power VDMOSFETs during HEFS and thermal post-HEFS annealing

    Ristic, G. S. / Pejovic, M. M. / Jaksic, A. B. | British Library Online Contents | 2006

    Trends, demands and challenges in TCAD

    Bork, I. / Moroz, V. / Bomholt, L. et al. | British Library Online Contents | 2005

    Interface Trap Density and Mobility Characterization of Silicon Carbide MOSFET Inversion Layers

    Tilak, V. / Matocha, K. / Dunne, G. | British Library Online Contents | 2009

    Nach oben