Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik
3D memory devices (100, 200) and methods for forming the same are provided. The 3D memory device (100, 200) includes a substrate (101, 201, 350, 450), a peripheral circuit (108, 208, 352, 452) on the substrate (101, 201, 350, 450), a memory stack (114, 214, 330, 430) including interleaved conductive layers (116, 216, 328, 428) and dielectric layers (118, 218, 310, 410) above the peripheral circuit (108, 208, 352, 452), a P-type doped semiconductor layer (220, 406) above the memory stack (114, 214, 330, 430), a plurality of channel structures (124, 224, 314, 414) each extending vertically through the memory stack (114, 214, 330, 430) into the P-type doped semiconductor layer (220, 406), and a source contact (132, 232, 364, 464) above the memory stack (114, 214, 330, 430) and in contact with the P-type doped semiconductor layer (220, 406). An upper end of each of the plurality of channel structures (124, 224, 314, 414) is flush with or below a top surface of the P-type doped semiconductor layer (220, 406).
Sont fournis des dispositifs de mémoire 3D (100, 200) et des procédés de formation de ceux-ci. Le dispositif de mémoire 3D (100, 200) comprend un substrat (101, 201, 350, 450), un circuit périphérique (108, 208, 352, 452) sur le substrat (101, 201, 350, 450), une pile de mémoire (114, 214, 330, 430) comprenant des couches conductrices entrelacées (116, 216, 328, 428) et des couches diélectriques (118, 218, 310, 410) au-dessus du circuit périphérique (108, 208, 352, 452), une couche semi-conductrice dopée de type P (220, 406) au-dessus de la pile de mémoire (114, 214, 330, 430), une pluralité de structures de canal (124, 224, 314, 414) s'étendant chacune verticalement à travers la pile de mémoire (114, 214, 330, 430) dans la couche semi-conductrice dopée de type P (220, 406), et un contact de source (132, 232, 364, 464) au-dessus de la pile de mémoire (114, 214, 330, 430) et en contact avec la couche semi-conductrice dopée de type P (220, 406). Une extrémité supérieure de chacune de la pluralité de structures de canal (124, 224, 314, 414) est affleurante à une surface supérieure de la couche semi-conductrice dopée de type P (220, 406), ou au-dessous de ladite surface.
3D memory devices (100, 200) and methods for forming the same are provided. The 3D memory device (100, 200) includes a substrate (101, 201, 350, 450), a peripheral circuit (108, 208, 352, 452) on the substrate (101, 201, 350, 450), a memory stack (114, 214, 330, 430) including interleaved conductive layers (116, 216, 328, 428) and dielectric layers (118, 218, 310, 410) above the peripheral circuit (108, 208, 352, 452), a P-type doped semiconductor layer (220, 406) above the memory stack (114, 214, 330, 430), a plurality of channel structures (124, 224, 314, 414) each extending vertically through the memory stack (114, 214, 330, 430) into the P-type doped semiconductor layer (220, 406), and a source contact (132, 232, 364, 464) above the memory stack (114, 214, 330, 430) and in contact with the P-type doped semiconductor layer (220, 406). An upper end of each of the plurality of channel structures (124, 224, 314, 414) is flush with or below a top surface of the P-type doped semiconductor layer (220, 406).
Sont fournis des dispositifs de mémoire 3D (100, 200) et des procédés de formation de ceux-ci. Le dispositif de mémoire 3D (100, 200) comprend un substrat (101, 201, 350, 450), un circuit périphérique (108, 208, 352, 452) sur le substrat (101, 201, 350, 450), une pile de mémoire (114, 214, 330, 430) comprenant des couches conductrices entrelacées (116, 216, 328, 428) et des couches diélectriques (118, 218, 310, 410) au-dessus du circuit périphérique (108, 208, 352, 452), une couche semi-conductrice dopée de type P (220, 406) au-dessus de la pile de mémoire (114, 214, 330, 430), une pluralité de structures de canal (124, 224, 314, 414) s'étendant chacune verticalement à travers la pile de mémoire (114, 214, 330, 430) dans la couche semi-conductrice dopée de type P (220, 406), et un contact de source (132, 232, 364, 464) au-dessus de la pile de mémoire (114, 214, 330, 430) et en contact avec la couche semi-conductrice dopée de type P (220, 406). Une extrémité supérieure de chacune de la pluralité de structures de canal (124, 224, 314, 414) est affleurante à une surface supérieure de la couche semi-conductrice dopée de type P (220, 406), ou au-dessous de ladite surface.
THREE-DIMENSIONAL MEMORY DEVICES HAVING TWO-DIMENSIONAL MATERIALS
| Europäisches Patentamt | 2021
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATING METHODS THEREOF
| Europäisches Patentamt | 2019
THREE-DIMENSIONAL MEMORY DEVICES AND FABRICATION METHODS THEREOF
| Europäisches Patentamt | 2020