A platform for research: civil engineering, architecture and urbanism
A platform for research: civil engineering, architecture and urbanism
MEMORY DEVICE
본 발명의 실시 형태에 따른 메모리 장치는, 기판의 상면에 적층되는 복수의 게이트 전극층을 포함하는 게이트 구조체, 상기 기판의 상면에 수직하는 방향으로 연장되어 상기 게이트 구조체를 관통하는 복수의 수직 홀, 및 상기 복수의 수직 홀 각각의 내부에 마련되는 매립 절연층, 및 상기 복수의 수직 홀 중 어느 하나의 수직 홀 내에서 상기 매립 절연층의 외측에 배치되며 서로 분리되는 복수의 채널층을 포함하는 복수의 수직 구조체를 포함할 수 있다.
A memory device includes a gate structure including a plurality of gate electrode layers stacked on an upper surface of a substrate, a plurality of vertical holes extending in a direction perpendicular to the upper surface of the substrate to penetrate through the gate structure, and a plurality of vertical structures in the plurality of vertical holes, respectively, each vertical structure of the plurality of vertical structures including an embedded insulating layer, and a plurality of channel layers separated from each other, the plurality of channel layers being outside the embedded insulating layer.
MEMORY DEVICE
본 발명의 실시 형태에 따른 메모리 장치는, 기판의 상면에 적층되는 복수의 게이트 전극층을 포함하는 게이트 구조체, 상기 기판의 상면에 수직하는 방향으로 연장되어 상기 게이트 구조체를 관통하는 복수의 수직 홀, 및 상기 복수의 수직 홀 각각의 내부에 마련되는 매립 절연층, 및 상기 복수의 수직 홀 중 어느 하나의 수직 홀 내에서 상기 매립 절연층의 외측에 배치되며 서로 분리되는 복수의 채널층을 포함하는 복수의 수직 구조체를 포함할 수 있다.
A memory device includes a gate structure including a plurality of gate electrode layers stacked on an upper surface of a substrate, a plurality of vertical holes extending in a direction perpendicular to the upper surface of the substrate to penetrate through the gate structure, and a plurality of vertical structures in the plurality of vertical holes, respectively, each vertical structure of the plurality of vertical structures including an embedded insulating layer, and a plurality of channel layers separated from each other, the plurality of channel layers being outside the embedded insulating layer.
MEMORY DEVICE
메모리 장치
2024-02-19
Patent
Electronic Resource
Korean
IPC:
H10B
| TIBKAT | 2022
3D MEMORY DEVICE AND METHOD FOR FORMING 3D MEMORY DEVICE
| European Patent Office | 2020