Fachinformationsdienst BAUdigital

Eine Plattform für die Wissenschaft: Bauingenieurwesen, Architektur und Urbanistik

    Comprehensive effects of strained Ge1−xSnx and device layout arrangement on a nano-scale Ge-based PMOSFET with a short channel

    Neue Suche nach: Lee, Chang-Chun
    Neue Suche nach: Huang, Pei-Chen

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Comprehensive effects of strained Ge1−xSnx and device layout arrangement on a nano-scale Ge-based PMOSFET with a short channel

    Neue Suche nach: Lee, Chang-Chun
    Neue Suche nach: Huang, Pei-Chen

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Comprehensive effects of strained Ge1−xSnx and device layout arrangement on a nano-scale Ge-based PMOSFET with a short channel

    Neue Suche nach: Lee, Chang-Chun
    Neue Suche nach: Huang, Pei-Chen

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Zugriff

    Zugriff über TIB
    Verfügbarkeit in meiner Bibliothek prüfen
    Bestellung bei Subito €

    Seitennavigation

    Dokumentinformationen
    Ähnliche Titel

    Exportieren, teilen und zitieren

    Dokumentinformationen
    Titel:

    Comprehensive effects of strained Ge1−xSnx and device layout arrangement on a nano-scale Ge-based PMOSFET with a short channel

    Beteiligte:

    Lee, Chang-Chun (Autor:in) / Huang, Pei-Chen (Autor:in)

    Erschienen in:

    Materials science in semiconductor processing ; 70 ; 145-150

    Erscheinungsdatum:

    01.01.2017

    Format / Umfang:

    6 pages

    ISSN:

    1369-8001

    Medientyp:

    Aufsatz (Zeitschrift)

    Format:

    Print

    Sprache:

    Englisch

    Klassifikation:

    DDC:  621.38152

    © Metadata Copyright the British Library Board and other contributors. All rights reserved.

    Ähnliche Titel

    SiGe/Si PMOSFET using graded channel technique

    Lin, Y. M. / Wu, S. L. / Chang, S. J. et al. | British Library Online Contents | 2005

    Tin surface segregation, desorption, and island formation during post-growth annealing of strained epitaxial Ge1-xSnx layer on Ge(001) substrate

    Wang, W. / Li, L. / Zhou, Q. et al. | British Library Online Contents | 2014

    OFFICE LAYOUT ARRANGEMENT METHOD

    CHO JUNG SOON | Europäisches Patentamt | 2021

    Freier Zugriff

    Fundamentals of Ge1−xSnx and SiyGe1−x-ySnx RPCVD epitaxy

    Margetis, Joe / Mosleh, Aboozar / Ghetmiri, Seyed Amir et al. | British Library Online Contents | 2017

    Short channel effect improved strained-Si:C-source/drain PMOSFETs

    Lee, M. H. / Chang, S. T. / Maikap, S. et al. | British Library Online Contents | 2008

    Nach oben