A platform for research: civil engineering, architecture and urbanism
A platform for research: civil engineering, architecture and urbanism
THREE-DIMENSIONAL NAND MEMORY DEVICE AND FORMING METHOD THEREOF
A semiconductor device has a stack formed of word line layers and insulating layers that are alternatingly arranged over a substrate. A first connection region is arranged between first array regions in the stack, and a first separation structure positioned along first sides of the first connection region and the first array regions. The first separation structure extends through the stack into the substrate. A second separation structure is positioned along opposing second sides of the first connection region and the first array regions. The second separation structure includes array separation structures positioned along the second sides of the first array regions and a connection separation structure positioned along the second side of the first connection region. The connection separating structure is arranged between and aligned with the array separation structures, and further extends through the stack into the substrate.
L'invention concerne un dispositif à semiconducteur qui comprend une pile formée de couches de ligne de mots et de couches isolantes qui sont empilées en alternance sur un substrat. Une première région de connexion est disposée entre des premières régions de matrice dans la pile, et une première structure de séparation positionnée le long de premiers côtés de la première région de connexion et des premières régions de matrice. La première structure de séparation s'étend à travers la pile dans le substrat. Une seconde structure de séparation est positionnée le long de seconds côtés opposés de la première région de connexion et des premières régions de matrice. La seconde structure de séparation comprend des structures de séparation de réseau positionnées le long des seconds côtés des premières régions de matrice et une structure de séparation de connexion positionnée le long du second côté de la première région de connexion. La structure de séparation de connexion est disposée entre les structures de séparation de réseau et alignée avec celles-ci, et s'étend en outre à travers la pile dans le substrat.
THREE-DIMENSIONAL NAND MEMORY DEVICE AND FORMING METHOD THEREOF
A semiconductor device has a stack formed of word line layers and insulating layers that are alternatingly arranged over a substrate. A first connection region is arranged between first array regions in the stack, and a first separation structure positioned along first sides of the first connection region and the first array regions. The first separation structure extends through the stack into the substrate. A second separation structure is positioned along opposing second sides of the first connection region and the first array regions. The second separation structure includes array separation structures positioned along the second sides of the first array regions and a connection separation structure positioned along the second side of the first connection region. The connection separating structure is arranged between and aligned with the array separation structures, and further extends through the stack into the substrate.
L'invention concerne un dispositif à semiconducteur qui comprend une pile formée de couches de ligne de mots et de couches isolantes qui sont empilées en alternance sur un substrat. Une première région de connexion est disposée entre des premières régions de matrice dans la pile, et une première structure de séparation positionnée le long de premiers côtés de la première région de connexion et des premières régions de matrice. La première structure de séparation s'étend à travers la pile dans le substrat. Une seconde structure de séparation est positionnée le long de seconds côtés opposés de la première région de connexion et des premières régions de matrice. La seconde structure de séparation comprend des structures de séparation de réseau positionnées le long des seconds côtés des premières régions de matrice et une structure de séparation de connexion positionnée le long du second côté de la première région de connexion. La structure de séparation de connexion est disposée entre les structures de séparation de réseau et alignée avec celles-ci, et s'étend en outre à travers la pile dans le substrat.
THREE-DIMENSIONAL NAND MEMORY DEVICE AND FORMING METHOD THEREOF
DISPOSITIF DE MÉMOIRE NON-ET TRIDIMENSIONNELLE ET PROCÉDÉ DE FORMATION ASSOCIÉ
ZHANG ZHONG (author)
2021-12-02
Patent
Electronic Resource
English
IPC:
H10B
NOVEL 3D NAND MEMORY DEVICE AND METHOD OF FORMING THE SAME
| European Patent Office | 2021
NOVEL 3D NAND MEMORY DEVICE AND METHOD OF FORMING THE SAME
| European Patent Office | 2020
THREE-DIMENSIONAL MEMORY DEVICES AND METHODS FOR FORMING THEREOF
| European Patent Office | 2023
THREE-DIMENSIONAL MEMORY DEVICE AND METHOD FOR FORMING THE SAME
| European Patent Office | 2022
THREE-DIMENSIONAL MEMORY DEVICE AND METHOD FOR FORMING THE SAME
| European Patent Office | 2022